игра брюс 2048
Главная / Аппаратное обеспечение / Архитектура и организация ЭВМ / Тест 1

Архитектура и организация ЭВМ - тест 1

Упражнение 1:
Номер 1
Какое состояние имеет выход 7 трехвходового дешифратора с инверсными выходами, если состояние его входов равно 101? 

Ответ:

 (1) 0 

 (2) 1 

 (3) информации для определения состояния данного выхода недостаточно  


Номер 2
Какое состояние имеет выход 5 трехвходового дешифратора, если состояние его входов равно 101? 

Ответ:

 (1) 0 

 (2) 1 

 (3) информации для определения состояния данного выхода недостаточно  


Номер 3
Какое состояние имеют входы четырехвходового шифратора, если состояние его выходов равно 11? 

Ответ:

 (1) 0000 

 (2) 0100 

 (3) 1000 

 (4) 0010 


Упражнение 2:
Номер 1
Какое состояние входов является запрещенным для запоминающей ячейки, реализованной на элементах "И-НЕ"?

Ответ:

 (1) S=0, R=0 

 (2) S=0, R=1 

 (3) S=1, R=0 

 (4) S=1, R=1 


Номер 2
При каком состоянии входов запоминающая ячейка, реализованная на элементах "И-НЕ", установится в состояние "1"?

Ответ:

 (1) S=0, R=0 

 (2) S=0, R=1 

 (3) S=1, R=0 

 (4) S=1, R=1 


Номер 3
При каком состоянии входов запоминающая ячейка, реализованная на элементах "И-НЕ", установится в состояние "0"?

Ответ:

 (1) S=0, R=0 

 (2) S=0, R=1 

 (3) S=1, R=0 

 (4) S=1, R=1  


Упражнение 3:
Номер 1
При каком значении синхросигнала переключается динамический триггер?

Ответ:

 (1) при высоком уровне сигнала 

 (2) при низком уровне сигнала 

 (3) в момент изменения уровня синхросигнала 


Номер 2
В каком типе триггерных схем изменение состояния возможно многократно за период действия синхросигнала при изменении состояния входных сигналов?

Ответ:

 (1) в статическом триггере 

 (2) в динамическом триггере 

 (3) ни в каком 

 (4) в любом 


Номер 3
При каком значении синхросигнала переключается статический триггер?

Ответ:

 (1) в любое время за период действия разрешающего уровня синхросигнала 

 (2) в момент переключения синхросигнала с высокого уровня на низкий  

 (3) в момент переключения синхросигнала с низкого уровня на высокий  


Упражнение 4:
Номер 2
Какое состояние имеет выход 6 трехвходового дешифратора, если состояние его входов равно 101 ?

Ответ:

 (1) 0 

 (2) 1 

 (3) информации для определения состояния данного выхода недостаточно 


Упражнение 5:
Номер 1
При каком состоянии входов запоминающая ячейка, реализованная на элементах "И-НЕ", не изменит своего состояния?

Ответ:

 (1) S=0, R=0 

 (2) S=0, R=1 

 (3) S=1, R=0 

 (4) S=1, R=1 


Номер 2
Какую функцию выполняет вторая ступень двухступенчатого триггера?

Ответ:

 (1) реализация таблицы переходов данного типа триггера после изменения уровня синхросигнала, обеспечившего прием новой информации в первую ступень 

 (2) сохранение состояния первой ступени после изменения уровня синхросигнала, обеспечившего прием новой информации в первую ступень 

 (3) сохранение состояния первой ступени триггера или реализация таблицы переходов данного типа триггера после изменения уровня синхросигнала, обеспечившего прием новой информации в первую ступень, в зависимости от типа синхронизации 




Главная / Аппаратное обеспечение / Архитектура и организация ЭВМ / Тест 1