Архитектура платформ IBM eServer zSeries

Упражнение 1:

Номер 1

Узел с SMP-архитектурой включает:

Ответ:

(1) P процессоров PU 0÷PU P-1

(2) P процессоров PU 0÷PU P-2

(3) двухуровневую КЭШ (L1, L2)

(4) двухуровневую КЭШ (L2, L4)

Номер 2

Что включено в состав памяти?

Ответ:

(1) основное адресное пространство

(2) адресное пространство расширенной памяти

(3) адресное пространство расширенной памяти, доступное для нескольких специальных команд

(4) основное адресное пространство, доступное для большинства команд без адресации памяти

Номер 3

Выберите правильные утверждения,  касающиеся структурной организации серверов zSeries

Ответ:

(1) для обмена информацией между памятью и подсистемой ввода-вывода используется блок сопряжения

(2) блок системного контроля SC подключен ко всем блокам узла для управления их согласованной работой

(3) сервер zSeries в общем случае может включать R узлов

(4) для управления канальными путями используются канальные процессоры

Упражнение 2:

Номер 1

В последних моделях z/Architecture (z990, z890) число используемых узлов может меняться:

Ответ:

(1) от 1 до 4 R=1÷4

(2) от 1 до 4 R=1÷2

(3) от 1 до 4 R=1÷8

(4) от 1 до 4 R=1÷16

Номер 2

Сколько процессоров входят в состав сервера z900?

Ответ:

(1) 16

(2) 8

(3) 20

(4) 32

Номер 3

Какой цикл имеют чипы CMOS 9SG?

Ответ:

(1) 0,83 нс

(2) 0,90 нс

(3) 0,81 нс

(4) 0,93 нс

Упражнение 3:

Номер 1

Какую организацию имели Процессоры G4?

Ответ:

(1) 16-разрядную организацию

(2) 32-разрядную организацию

(3) 64-разрядную организацию

(4) 8-разрядную организацию

Номер 2

Ответ:

(1) область префиксации расширена с 4 КB до 8 КB

(2) 173 новые команды, в том числе 34 команды для режимов ESA/390 и 139 для z/Architecture

(3) число процессоров в МСМ увеличено до 20 по схеме (16+4)-way

(4) расширение формата слова состояния программы PSW до 128 разрядов

(5) 64-разрядная организация, включая 64-разрядные регистры общего назначения, 64-разрядные управляющие регистры, 64-разрядную виртуальную и реальную адресацию

Номер 3

Уровень конвейера (AGEN) используется для:

Ответ:

(1) для вычисления логического адреса операнда путем сложения базы, индекса и смещения

(2) для распаковки и дешифрации

(3) для выборки команд за несколько тактов

(4) для обращения в память

Упражнение 4:

Номер 1

Основное АЛУ для операций с фиксированной точкой включает следующие тракты обработки:

Ответ:

(1) 64-разрядный двоичный сумматор с возможность побайтового изменения разрядности и инвертирования входных операндов

(2) 64-разрядный блок для выполнения поразрядных логических операций и операций сдвига

(3) 64-разрядный десятичный сумматор для выполнения операций над двоично-десятичными числами включая деление и умножение

(4) блок двоично-десятичных преобразований для перехода от одной формы представления к другой

Номер 2

Какова разрядность выборки из КЭШ команд?

Ответ:

(1) четыре слова (16 байт)

(2) два слова (8 байт)

(3) восемь слов (32 байт)

(4) одно слово (1 байт)

Номер 3

Сопроцессор COP, состоит из следующих блоков:

Ответ:

(1) блок сжатия, предназначенный для упаковки/распаковки данных и преобразования символьной информации

(2) блок сжатия, предназначенный для упаковки данных и преобразования символьной информации

(3) блок транслятора, реализующий преобразование виртуальных адресов в реальные с использованием таблиц, размещенных в памяти

(4) блок транслятора, реализующий преобразование реальных адресов в виртуальные с использованием таблиц, размещенных в памяти

Упражнение 5:

Номер 1

Под управлением блока восстановления R выполняются следующие действия 
    по восстановлению

Ответ:

(1) завершаются все записи в КЭШ L2, инициированные исполненными командами

(2) в блоках I, E, BCE выполняется сброс

(3) буферы TLB, ALB, директория и массив КЭШ очищаются

(4) запоминается прерывание по восстановлению, которое будет исполнено после завершения процесса восстановления

Номер 2

Какие команды включает милликод

Ответ:

(1) часть простейших команд, входящих в базовую систему команд z/Architecture

(2) вспомогательные команды для прямого управления функциями

(3) вспомогательные команды для аппаратных средств процессора

(4) команды адресного чтения-записи для обращения в регистровую память блока R

Номер 3

Что такое милликод (millicode)?

Ответ:

(1) дополнительный уровень управления

(2) множество команд

(3) подмножество команд

(4) уровень управления, реализующий подмножество команд

Упражнение 6:

Номер 1

В серверах z900 STI обеспечивает обмен на скорости:

Ответ:

(1) 1GB/s и 2GB/s

(2) 333 MB/s

(3) 4 GB/s

(4) 256 MB/s

Номер 2

Логическая организация STI На передающей стороне включает:

Ответ:

(1) буфер данных источника

(2) мультиплексор данных

(3) дифференциальный усилитель

(4) демультиплексор

Номер 3

Элементы каскадной задержки разбиты на следующие пересекающиеся  группы:

Ответ:

(1) элементы 32÷47 предназначены для определения окна

(2) элементы 0÷15 предназначены для определения начала окна

(3) элементы 8÷23 применяются для выборки бит с использованием выделенного окна приема

(4) элементы 16÷31 предназначены для определения конца окна

Архитектура платформ IBM eServer zSeries - тест 4