игра брюс 2048
Главная / Аппаратное обеспечение / Многоядерные процессоры / Тест 14

Многоядерные процессоры - тест 14

Упражнение 1:
Номер 1 
В состав мультипроцессора Cell входят:

Ответ:

 (1) девять однотипных процессорных ядер 

 (2) процессор имеет одно процессорное ядро Power и восемь однотипных процессорных ядер 

 (3) процессор имеет одно процессорное ядро Power и восемь ядер сигнальных процессоров 

 (4) процессор состоит из девяти ядер сигнальных процессоров 

Номер 2 
Топологически процессорные ядра процессора Cell связаны

Ответ:

 (1) высокоскоростной шиной в структуру типа линейка 

 (2) высокоскоростной кольцевой шиной 

 (3) объединены связями в решетчатую структуру 

 (4) в структуру типа звезда 

Номер 3 
Cell является

Ответ:

 (1) асимметричным процессором 

 (2) симметричным процессором 

 (3) конфигурируемым процессором 

Упражнение 2:
Номер 1 
За счет чего процессорный элемент Power процессора Cell поддерживает два потока выполнения ?

Ответ:

 (1) за счет дублирования основных ресурсов процессора 

 (2) за счет временного мультиплицирования 

 (3) за счет двух параллельно работающих конвейеров команд 

Номер 2 
Поставьте в соответствие основные блоки процессорного ядра Power и выполняемые им функции
  
  • Узел команд IU (instruction unit)
  • Узел векторно-скалярных команд VSU (vector scalar unit)
  • Узел операций с фиксированной запятой XU (fixed-point execution unit)
  • Выборка, дешифровка, выдачу и завершение команды, а также за выполнение команд перехода
  • Выполнение команд с фиксированной запятой и команды загрузки/сохранения
  • Выполнение  векторных команды и команд с плавающей запятой
    •

    Ответ:

     (1) 1 - 4; 2 - 6; 3 - 5 

     (2) 3 - 4; 1 - 6; 2 - 5 

     (3) 1 - 3; 2 - 5; 2 -6 

    Номер 3 
    Количество потоков выполнения, поддерживаемых процессорным элементом Power

    Ответ:

     (1) 4 

     (2) 1 

     (3) 2 

     (4) 8 

    Упражнение 3:
    Номер 1 
    Максимальная размерность данных, обрабатываемых в синергичных процессорных ядрах SPE процессора Cell?

    Ответ:

     (1) 512 

     (2) 128 

     (3) 256 

     (4) 64 

    Номер 2 
    Максимальная размерность данных, обрабатываемых векторным блоком процессора Larrabee?

    Ответ:

     (1) 512 

     (2) 128 

     (3) 256 

     (4) 64 

    Номер 3 
    Максимальная размерность данных, обрабатываемых в процессорном элементе Power процессора Cell?

    Ответ:

     (1) 512 

     (2) 128 

     (3) 256 

     (4) 64 

    Упражнение 4:
    Номер 1 
    Укажите способы управления энергопотреблением, реализованные в 4/6-ядерных процессорах AMD Opteron

    Ответ:

     (1) изменение тактовой частоты 

     (2) управление питанием неиспользуемых блоков 

     (3) независимое изменение напряжения питания процессорных ядер 

    Номер 2 
    Какие возможности по управлению энергопотреблением предлагает технология управления питания реализованная в процессорах AMD Opteron

    Ответ:

     (1) независимое изменение тактовой частоты ядер 

     (2) управление питанием неиспользуемых блоков 

     (3) независимое изменение напряжения питания процессорных ядер 

     (4) изменение частоты работы процессора в целом 

    Номер 3 
    При динамическом управлении энергопотреблением в процессорах AMD Opteron предусмотрены возможности

    Ответ:

     (1) определения, какие из узлов процессора необходимы для выполнения приложения 

     (2) изменение тактовой частоты 

     (3) управление питанием неиспользуемых блоков 

     (4) независимое изменение напряжения питания процессорных ядер 

    Упражнение 5:
    Номер 1 
    Какова структура кэш памяти процессоров AMD Opteron?

    Ответ:

     (1) кэш инструкций, кэш данных первого уровня, локальные для каждого ядра, каждое ядро имеет доступ к части кэша второго уровня 

     (2) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра 

     (3) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра, общий кэш третьего уровня 

    Номер 2 
    Какое количество уровней имеет кэш память процессоров AMD Opteron ?

    Ответ:

     (1) 2 

     (2) 3 

     (3) 1 

    Номер 3 
    Кэш память многоядерных процессоров AMD Opteron имеет следующую структуру

    Ответ:

     (1) кэш инструкций, кэш данных первого уровня, локальные для каждого ядра, каждое ядро имеет доступ к части кэша второго уровня 

     (2) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра 

     (3) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра, общий кэш третьего уровня 

    Упражнение 6:
    Номер 1 
    Способ объединения между собой процессорных ядер в процессорах AMD Opteron?

    Ответ:

     (1) при помощи интерфейса Hyper Transport и перекрестного коммутатора, расположенного возле ядра 

     (2) при помощи высокоскоростной внутренней шины 

     (3) объединены двумя кольцами высокоскоростной системной шины 

    Номер 2 
    Способ объединения между собой процессорных ядер в процессорах Ultra SPACR T2?

    Ответ:

     (1) при помощи перекрестного коммутатора 

     (2) при помощи высокоскоростной внутренней шины 

     (3) объединены двумя кольцами высокоскоростной системной шины 

    Номер 3 
    Способ объединения между собой процессорных ядер в процессорах Intel Nehalem?

    Ответ:

     (1) при помощи перекрестного коммутатора 

     (2) при помощи высокоскоростной внутренней шины 

     (3) объединены двумя кольцами высокоскоростной системной шины 

     (4) при помощи системного интерфейса QPI 

    Упражнение 7:
    Номер 1 
    Какие ресурсы используются в процессорах SPARC для поддержки или организации многопоточности ядер?

    Ответ:

     (1) регистровые окна 

     (2) разделяемый кэш данных и инструкций 

     (3) собственный кэш первого уровня на каждый поток 

     (4) ленный банк локальной памяти на каждый из потоков 

     (5) собственный буфер инструкций потока 

    Номер 2 
    Кэш память многоядерных процессоров Ultra SPARC имеет следующую структуру

    Ответ:

     (1) кэш инструкций, кэш данных первого уровня, локальные для каждого ядра, каждое ядро имеет доступ к части кэша второго уровня 

     (2) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра 

     (3) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра, общий кэш третьего уровня 

    Номер 3 
    Какое количество потоков аппаратно поддерживает ядро процессора Ulra SPARC T2

    Ответ:

     (1) 1 

     (2) 2 

     (3) 4 

     (4) 8 

     (5) 16 

    Упражнение 8:
    Номер 1 
    Какой парадигмы придерживалась фирма Intel при разработке микроархитектуры Nehalem?

    Ответ:

     (1) набор базовых модулей - интефейсы, кэш, процессорные ядра 

     (2) четырехядерные процессорные базовые модули 

     (3) восьмиядерные базовые модули 

    Номер 2 
    В чем заключается принцип действия режима Turbo в процессорах Nehalem?

    Ответ:

     (1) возможность повышения частоты задействованных в приложении ядер, если температура кристалла (его энергопотребление) находится в заданных границах 

     (2) возможность повышать напряжение питания задействованных в приложении ядер, если температура кристалла (его энергопотребление) находится в заданных границах 

     (3) возможность изменять напряжение питания или тактовую частоту задействованных в приложении ядер, если температура кристалла (его энергопотребление) находится в заданных границах 

    Номер 3 
    Какое описание параллелизма выполнения инструкций соответствует процессорам микроархитектуры Nehalen?

    Ответ:

     (1) внеочередное выполнение команд 

     (2) параллелизм на уровне инструкций в рамках одного потока выполнения 

     (3) параллелизм на уровне потоков выполнения 

     (4) параллелизм на уровне инструкций двух потоков выполнения 

    Упражнение 9:
    Номер 1 
    Какова структура кэш памяти процессоров Intel Nehalem?

    Ответ:

     (1) кэш инструкций, кэш данных первого уровня, локальные для каждого ядра, каждое ядро имеет доступ к части кэша второго уровня 

     (2) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра 

     (3) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра, общий кэш третьего уровня 

    Номер 2 
    Какое количество уровней имеет кэш память процессоров Intel Nehalem ?

    Ответ:

     (1) 2 

     (2) 3 

     (3) 1 

    Номер 3 
    Кэш память многоядерных процессоров Intel Nehalem имеет следующую структуру

    Ответ:

     (1) кэш инструкций, кэш данных первого уровня, локальные для каждого ядра, каждое ядро имеет доступ к части кэша второго уровня 

     (2) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра 

     (3) кэш инструкций, кэш данных первого уровня, кэш второго уровня, локальные для каждого ядра, общий кэш третьего уровня 

    Упражнение 10:
    Номер 1 
    Основные характерные черты процессоров серии "Мультикор"

    Ответ:

     (1) асимметричная мультиядерная архитектура. Ведущее ядро MIPS архитектуры и одно или несколько ядер сигнальных процессоров 

     (2) асимметричная мультиядерная архитектура. Ведущее ядро ARM архитектуры и одно или несколько ядер сигнальных процессоров 

     (3) симметричная мультиядерная архитектура - два или более процессорных ядра ARM 

     (4) симметричная мультиядерная архитектура - два или более процессорных ядра MIPS 

    Номер 2 
    Процессоры серии "Мультикор" можно отнести к

    Ответ:

     (1) асимметричным мультипроцессорам 

     (2) симметричным мультипроцессорам 

     (3) потоковым мультипроцессорам 

    Номер 3 
    Целевые области применения процессоров "Мультикор"

    Ответ:

     (1) клиент-серверные системы, сервера приложений, баз данных 

     (2) обработка сигналов/изображений, системы промышленного контроля 

     (3) сетевая инфраструктура - контроллеры базовых станций, фильтрация пакетов, анализ сетей 



    Главная / Аппаратное обеспечение / Многоядерные процессоры / Тест 14